

isplLSI1032Eとパソコン用高速SRAMを使って33Mサンプリング!

卓上ロジック・スコープの製作

坂本 康博
Yasuhito Sakamoto

製作の動機

■ 卓上ロジアナが欲しい!


普段の業務では、簡単なディジタル回路やワンチップ・マイコンを使った小規模の回路を設計・製作しているのですが、その動作確認のため波形を観測できるロジック・アナライザ(ロジアナ)が必要なきががあります。しかし、会社にあるのは高機能さに比例してその重量も重く、自分の机まで運ぶのにも苦労します。また、高機能さが逆に操作方法を複雑にしており「とにかく波形が観たいだけ」という私の要求に対してはオーバースペックです。

そのため、以前から手軽に波形を観れる卓上ロジアナが欲しいと思っていました。今回、それを自作するだけの技術的な目処がいたので作ってみました。

小型ながら320ワード/8ビットで最高33MHz(30ns)サンプリングの性能があります。本機の使用中の外観を写真1に示します。

■ 本機の概要

本機は「ロジアナ」でいうところのアナライズ機能を備えていないので「ロジック・スコープ」と呼ぶことにします。もともと私の要求が「波形を観る」だけなので、これで十分です。余計な設定も不要で、手軽に使えます。本機の仕様を表1に示します。



(写真1) 製作したロジック・スコープを使用中のようす

isplLSI1032Eについて

■ デバイスの概要

isplLSIシリーズは、以前にも本誌で紹介されたことのあるラテイスセミコンダクター社の電氣的再書き込み可能なCPLDです。デバイスとしては1032の属する標準的な1Kシリーズのほかに、動作スピードの速い2K、入力バス幅の広い5Kなどの種類があります。

今回1032Eを選択した理由は、84ピンPLCCパッケージが存在する最大ゲート数のデバイスだからです。自作なのでユニバーサル基板に手はんだという制約があります。PLCCパッケージならICソケットを利用して実装できます。ISP(インシステム・プログラミング)が可能なのでISP端子を用意するつもりならフラット・パッケージを基板に直付けでもかまいません。

isplLSIシリーズは、代理店の宝永電機機やマクニカで数個単位から購入できます。価格は1個2,500円程度でしょう。代理店の情報はラテイス社のホームページの()に記載されています。

開発ツールと論理記述

■ 開発ツール

本機の開発には、当時入手可能だったispDesign Expert Starterを使用しました。しかし、ispDesign Expert Starterは絶版となり、2002年5月からはisplLEVER Starterに置き換わりました。

isplLEVER Starterは最大768マクロセルまでのデバイスという制約がありますが、Verilog-HDLとVHDLによる設計をサポートしており、ラテイスセミコンダクター社のwebサイトからダウンロードして無償で使うことができます。

(表1) 製作したロジック・スコープの仕様

項目	仕様
サンプリング点数	8ビット幅
サンプリング数	320ワード
サンプリング間隔	30n~1msの16段階
トリガ機能	D0とD1の2ビットが指定した状態のときにサンプリング開始
スイッチ操作で指定した位置の拡大波形表示機能	4倍拡大(80ワードぶん)
表示	8倍拡大(40ワードぶん)
形状	5.5インチ・カラーSIN液晶
	弁当箱サイズで小型・軽量



■ ソフトウェア(論理記述)

HDLの記述にあたり、全体のタイミング信号に関係する部分と表示信号に関係する部分の二つのブロックに分けることにしました。この部分はVerilog-HDLで記述しました。

これら二つのブロックを上位で結合して一つのモジュールとしてカプセル化して、さらにそのモジュールをデバイスのピン番号を定義するために参照しています。これらの部分は回路図入力で設計しました。


ピン番号定義の部分を別デザインにしておくと、ほかのデバイスにフィッティングしたいときは、このデザイン部分だけを変更すればよいのです。また、他社デバイスの開発環境への移植もSYNARIO CAPTUREベースなら容易だと思います。各モジュールの階層構造を図1に示します。

記述したHDLの説明

■ LCD タイミング生成部 (M_LCDSY.Vファイル)

100MHzのクロック入力から液晶制御信号およびSRAM制御信号などを生成します。また、操作スイッチの状態により、サンプリング周期、トリガ機能、サンプリング開始などの処理を行います。

サンプリング(RAM書き込み)、液晶表示(RAM読み込み)、待ち、の各フェーズを実行します。



(図1) 各モジュールの階層構造

